TRANSISTORES DE EFECTO DE CAMPO
Descripción
TRANSISTORES DE EFECTO DE CAMPO (FET) OSWALDO JOSÉ MACHADO, JESÚS ALFREDO GÓMEZ
Valencia, 09 de Octubre de 2014
1
Transistores FET
Facultad de Ingeniería UC
Índice Índice de guras
2
1.
Caracteristicas generales del transistor de efecto de campo (FET)
4
2.
Clasi cación de los transistores FET
5
3.
Transistor de efecto de campo de unión (JFET)
5
3.1.
Estructura de fabricación del JFET
5
3.2.
Simbolo circuital del JFET
7
3.3.
Principio de funcionamiento
3.4.
Ecuaciones caracteristicas del transistor JFET
8 11
4.
Transistor de efecto de campo de óxido metálico (MOSFET)
13
5.
MOSFET tipo empobrecimiento
13
5.1.
Estructura de fabricación del MOSFET tipo empobrecimiento
14
5.2.
Simbolo circuital del MOSFET tipo empobrecimiento
15
5.3.
Principio de funcionamiento del MOSFET de empobrecimiento
16
6.
MOSFET de acumulación
17
6.1.
Estructura de fabricación del MOSFET de acumulación
17
6.2.
Símbolo circuital del MOSFET tipo enriquecimiento
18
6.3.
Principio de funcionamiento del MOSFET de enriquecimiento
19
7. 7.1. 7.2.
Regiones de operación
22
En el JFET
22
En transistor MOSFET:
24
8.
Modelo hibrido de pequeña señal a frecuencias intermedias del FET
27
9.
Aplicaciones los FETS
28
Índice de figuras 1.1.Ampli cadores a) controlado por corriente, b) controlado por voltaje
4
3.1.Estructura básica del JFET de canal n
6
3.2.Analogía del agua para el mecanismo de control de un FET
7
3.3.Simbolos circuitales de los JFET canal n y canal p
7
3.5.Efecto de la tensión
V DS .
El canal se estrecha de la zona del drenador
3.4.Polarización del JFET 3.6.Caracteristica 3.7.La tensión
I D Vs V DS
V GS
8 8
para
V GS = 0V
modula la anchura del canal
10 11
3.8.Obtención de la curva de transferencia a partir de la caracteristicas de drenaje
12
5.1.MOSFET tipo empobrecimiento de canal n
14
5.2.MOSFET de empobrecimiento canal p
15
5.3.Simbolo circuital para el MOSFET tipo empobrecimiento canal n
15
5.4.Simbolo circuital para el MOSFET tipo empobrecimiento canal p
15
2
Transistores FET
Facultad de Ingeniería UC
5.5.Polarización del MOSFET de deplexión
16
5.6.Funcionamiento del MOSFET de deplexión canal n
16
5.7.Reducción de los portadores libres en un canal debido a un potencial negativo en la terminal de compuerta.
17
6.2.Símbolos de (a) y (b) MOSFET tipo enriquecimiento de canal n y (c) y (d) MOSFET tipo enriquecimiento de canal p
18
6.1.MOSFET tipo enriquecimiento de canal n
18
V GS >0V.
19
6.3.Polarización del MOSFET de acumulación
19
6.4.Efecto de
6.5.Efecto
V GS
; a)
V GS = 0V
b)
V GS
20
6.6.Efecto de la tensiónV DS . El canal se estrecha más en la zona del drenador.
V DS para una valor de V GS constante. 7.1.Curva característica V DS contra I D 7.2.Para V DS < V DSsat el JFET se comporta como una resistencia V GS 6.7.Característica
ID
20
-
21 22 variable con
7.3.Zona de ruptura. Las líneas correspondientes a los distintos valores de
23
V GS
se
cruzan
24
7.4.Características ideales de un JFET de canal n.
24
7.5.Características ideales de un MOSFET de acumulación canal n
25
V DS < V DSSAT el MOSFET se comporta como una resistencia variable con V GS 7.7.Para V DS > V DSSAT el MOSFET se comporta como una fuente de corriente controlada con la tensión V GS .
26
7.8.Características ideales de un MOSFET de deplexión canal n
26
7.9.Límites de funcionamiento
27
8.1.Modelo de pequeña señal a frecuencias intermedias del FET
27
9.1.Circuito generador de diente de sierra
28
9.2.Modelo de un circuito recortador o modulador
28
9.3.Modelo de un circuito digital
29
7.6.Para
3
25
Transistores FET
1.
Facultad de Ingeniería UC
Caracteristicas generales del transistor de efecto de campo (FET)
El transistor de efecto de campo (Field Eect Transistor, FET) es un dispositivo de tres terminales que se utiliza en varias aplicaciones que coinciden, en gran medida, con las del transistor BJT. Los FETs son dispositivos
unipolares
pues, a diferencia de los
transistores bipolares, operan solo con portadores mayoritarios. Una de las diferencias entre los dos tipos de transistor radica en el hecho de que el transistor BJT es un dispositivo
voltaje
controlado por corriente,
mientras que el transistor FET es
controlado por
( gura 1.1), donde el voltaje en una de las terminales controla la cantidad de
corriente a través del dispositivo. Existen dos tipos principales de FET: el transistor de efecto de campo de unión (JFET) y el transistor de efecto de campo semiconductor de óxido metalica (MOSFET).
Figura 1.1.
Ampli cadores a) controlado por corriente, b) controlado
por voltaje
¾Que quiere decir el término
efecto de campo?
En los transistores FET se crea un campo eléctrico que controla la anchura del camino de conducción del circuito de salida sin que exista contacto directo entre la magnitud controlada (corriente) y la magnitud controladora (tensión) Entre otras de las caracteristicas generales de los transistores FET en comparacion a los transistores BJT, destacan:
El FET posee una alta impedancia de entrada.
A un nivel de 1MΩ, ex-
cede por mucho los niveles de resistencia de entrada típicos de las con guraciones del transistor BJT, lo que es una caracteristica muy importante en el diseño de ampli cadores de ca (corriente alterna) lineales. Esto proporciona a los FET una posición de ventaja a la hora de ser utilizados en circuitos ampli cadores 4
Transistores FET
Facultad de Ingeniería UC
Los FET son mas estables a la temperatura que los BJT,
y en ge-
neral son mas pequeños que estos últimos mencionados (BJT), lo que los hace particularmente útiles en chips de circuitos integrados.
el transistor BJT presenta mayor sensibilidad a los cambios en la señal aplicada, es decir, la variación de la corriente de salida Sin embargo,
es mayor en los BJT que en los FET para la misma variación de la tensión aplicada. Por ello, típicamente, las ganancias de tensión en alterna que presentan los ampli cadores con BJT son mucho mayores que las correspondientes a los FET. De forma análoga a como en los transistores bipolares existen dos tipos npn y pnp, en los transistores de efecto de campo se habla de transistores FETs de canal n y de canal p.
se pueden comportar como si se tratasen de resistencias o condensadores, lo que posibilita la Una característica importante de los FET es que
realización de circuitos utilizando única y exclusivamente transistores FET.
2.
Clasificación de los transistores FET
Entre los transistores de efecto de campo se pueden distinguir dos grandes grupo:
Transistor de efecto de campo de unión (JFET) Transistor de efecto de campo semiconductor de óxido metalica (MOSFET). 3. El JFET (
Transistor de efecto de campo de unión (JFET)
Junction Field Eect Transistor ) es un dispositivo de tres terminales con
una terminal capaz de controlar la corriente entre las otras dos. Se pueden distinguir dos grandes tipos: JFET de canal n JFET de canal p
3.1.
Estructura de fabricación del JFET.
En la gura 3.1 se ha representado la
construcción básica de un JEFT de canal n. Podemos observar como la mayor parte de la estructura es de material tipo n ligeramente dopado formando un canal con contactos óhmicos en ambos extremos (terminales de
Drenaje r y Fuente ). Este canal se encuentra
inserto entre dos regiones de compuerta tipo p+ (material tipo p fuertemente dopado) con sendos contactos óhmicos que constituyen los terminales de
Puerta.
En algunos
casos los dos terminales de puerta están accesibles (JFET de doble puerta) aunque lo más habitual es que ambos terminales estén cortocircuitados teniendo un único terminal de
Puerta
(dispositivo de tres terminales). 5
Transistores FET
Facultad de Ingeniería UC
En ausencia de potencial aplicado, las dos uniones pn que aparecen están sin polarizar. El resultado es una región de vaciamiento o
zona de deplexión
(región carente
de portadores libres) de forma similar a la que se vio en su día al analizar en el diodo la unión p-n en ausencia de polarización. Es importante recordar que una región de empobrecimiento no contiene portadores libres, y por consiguiente es incapaz de conducir.
Figura 3.1.
D =
Drenaje:
Estructura básica del JFET de canal n
(Del inglés Drain). Es el terminal por al que salen los portadores del
dispositivo (los electrones en el JFET de canal n y los huecos en el de canal p).
Fuente: (Del inglés Source). Es el terminal por el que entran los portadores. G = Puerta: (Del inglés Gate). Es el terminal mediante el que se controla la corriente S =
de portadores a través del canal. Las analogías rara vez son perfectas y en ocasiones pueden ser engañosas, pero la del agua de la gura 3.2 da una idea del control del JFET en la compuerta y de lo apropiado de la terminología aplicada a las terminales del dispositivo. La fuente de presión de agua puede ser vinculada al voltaje aplicado del drenaje a la fuente, el cual establece un ujo de agua (electrones) desde el grifo (fuente). La compuerta gracias a una señal aplicada (potencial), controla el ujo de agua (carga) dirigido hacia el drenaje. Las terminales de drenaje y la fuente se encuentran en los extremos opuestos del canal, como se indica en la gura 3.2 porque la terminología corresponde al ujo de electrones. 6
Transistores FET
Figura 3.2.
3.2.
Facultad de Ingeniería UC
Analogía del agua para el mecanismo de control de un FET
Simbolo circuital del JFET.
A continuación se muestran los simbolos circui-
tales del JFET canal n y JFET canal p ( gura 3.3)
Figura 3.3.
Simbolos circuitales de los JFET canal n y canal p
Como se puede observar, la diferencia en el símbolo entre ambos tipos reside en el sentido de la echa del terminal de puerta (G). En el JFET de canal n el terminal de puerta se representa con una echa entrante al dispositivo, mientras que en el de canal p es saliente. Recordar que el sentido de la echa indica el sentido de circulación de la corriente si la unión pn correspondiente estuviera polarizada en directa. Para el funcionamiento más habitual, los transistores de canal n se polarizan aplicando una tensión positiva entre drenaje y fuente y fuente
V GS .
En el caso del JFET de canal p la tensión
V GS
VDS
y una tensión negativa entre puerta
De esta forma, la corriente circulará en el sentido de drenador a fuente.
VDS
a aplicar debe ser negativa y la tensión
positiva, de esta forma la corriente uirá en el sentido de la fuente hacia el drenaje.
(Figura 3.4) 7
Transistores FET
Figura 3.5.
Facultad de Ingeniería UC
Efecto de la tensión
V DS .
Figura 3.4.
3.3.
El canal se estrecha de la zona del drenador
Polarización del JFET
Principio de funcionamiento.
3.3.1. In uencia de V DS .
En primer lugar, se analizará el efecto que sobre el dispo-
sitivo tiene la variación de la tensión
VDS
aplicada entre los extremos del canal. Para
ello, se supondrá que inicialmente la tensión de
V DS
V GS = 0V
y se irá aumentando el valor
desde 0V.
Al establecer una tensión
V GS = 0V
los terminales de
fuente y puerta
están al
mismo potencial, por tanto la zona de deplexión del lado de la fuente será semejante a la que se tenía en condiciones de no polarización. En el instante en que se aplique una tensión
VDS ,
los electrones se verán atraídos hacia el lado del
una corriente corrientes
ID
drenaje, estableciéndose
I D en el sentido mostrado en la Figura 3.5. Bajo estas condiciones las e I S serán iguales y se verán únicamente limitadas por la resistencia
drenaje y la fuente. Es importante notar que polarizadas en inversa, con lo cual la corriente a su
eléctrica que presenta el canal entre el ambas uniones p-n se encuentran través será prácticamente nula.
8
Transistores FET
Facultad de Ingeniería UC
Cuando se aplica una tensión
VDS ,
(por ejemplo, 2V en la Figura 3.5) esta se dis-
tribuirá a lo largo del canal, que en un principio y para tensiones pequeñas, se puede suponer uniforme. De esta forma, si se presta atención en la polarización inversa de las uniones pn, se puede observar como éstas están más inversamente polarizadas de la zona del drenaje que de la zona de la fuente. Si se recuerda que la anchura de la zona de carga de espacio en una unión pn polarizada en inversa es tanto mayor cuanto mayor sea dicha polarización inversa, se tendrá que la anchura de estas zonas deplexión son tanto mayores cuanto más cerca del
drenaje
se este ubicado, o lo que es lo mismo,
la anchura efectiva del canal será menor en la parte del
fuente.
VDS
Para valores pequeños de la tensión
drenaje
que en la parte de la
aplicada, el estrechamiento del canal no
será importante, por lo que el dispositivo se comporta, en esencia, como una
resistencia
de forma que la relación entre la tensión aplicada y la corriente que circula por el dispositivo será lineal tal y como establece la Ley de Ohm. Sin embargo, a medida que se aumenta la tensión aplicada, el estrechamiento del canal se va haciendo más importante, lo que lleva consigo un aumento de la resistencia y por tanto un menor incremento en la corriente ante un mismo incremento de la tensión aplicada. ( gura3.6) Si se continua aumentando la tensión
VDS ,
el canal se estrecha cada vez más, espe-
cialmente cerca de la zona del drenaje, hasta que ambas zonas de deplexión de tocan. La tensión
VDSSAT
VDS
para la cual se produce el estrangulamiento del canal se denomina
( gura 3.6.b). Para tensiones
VDS
aplicadas superiores a este valor, la pen-
diente de la curva (I D vsVDS ) se satura, haciéndose aproximadamente cero, manteniéndose la corriente
ID
prácticamente constante a un valor denominado
I DSS
(Corriente
drenaje-fuente de saturación) que es la máxima corriente que podemos tener para un determinado JFET (característico para cada JFET). (Figura 3.6.c).
9
Transistores FET
Facultad de Ingeniería UC
Figura 3.6.
3.3.2. In uencia de V GS . VGS < 0V ,
Caracteristica
I D Vs V DS
para
Si se supone, en primer lugar
V GS = 0V
VDS = 0V ,
para valores de
las uniones pn están polarizadas inversamente. Una polarización inversa de
dichas uniones incrementa el ancho de la zona de deplexión disminuyendo la anchura efectiva del canal n. Por tanto la resistencia del canal aumenta, de manera que en la zona de comportamiento óhmico, es decir, para valores pequeños de la tensión 10
VDS ,
Transistores FET
Facultad de Ingeniería UC
Figura 3.7. aplicada donde la relación mas negativa sea
VGS .
La tensión
ID
(Figura
Por último, para tensiones
V GS
modula la anchura del canal
VsVDS es lineal, la pendiente será tanto menor cuanto
??).
V GS
su cientemente negativas, podría llegar a cerrarse
por completo el canal, aun cuando
V DS = 0V .
Esto sucede cuando la tensión
alcanza o disminuye por debajo del valor de tensión llamadoV GSOf f .
V GSOf f
V GS
es un valor
caracteristico de cada JFET, ya que indica el voltaje por debajo del cual (recordar que se está hablando de valores negativos de tensión) el canal está completamente vaciado no habiendo posibilidad de circulación de corriente (I D la corriente
VDS
= 0) por mucho que se aumente
(Salvo que dicha tensión sea lo su cientemente elevada para perforar
las uniones pn polarizadas en inversa.
3.4.
Ecuaciones caracteristicas del transistor JFET.
ID
(3.1)
V GS ,
Como ya se analizó ante-
V GSOf f , controla la cantidad de corriente de drenaje (ID ). Para un JFET de canal n, el V GSOf f es negativo y para uno de canal p, el V GSOf f es positivo. Como V GS controla a ID , la relación entre estas 1 dos cantidades es muy importante. La ecuación de Shockley de ne la relación entre ID y V GS de la siguiente forma: riormente, para un rango de valores
desde 0 hasta
2 V GS = IDSS 1 − V GSOF F
El término al cuadrado en la ecuación (3.1) produce una relación no lineal entre
V GS la cual genera una curva que decreciente V GS . Un dato importante radica entre
ID
y
crece exponencialmente con la magnitud en el hecho de que las caracteristicas de
trasnferencia de nidas por la ecucación de Shockley no se ven afectadas por la red en la
1William
Bradford Shockley (1910-1989) coinventor del primer transistor y formulador de la teoría del Efecto de campo empleada en el desarrollo del transistor y el FET 11
Transistores FET
Figura 3.8.
Facultad de Ingeniería UC
Obtención de la curva de transferencia a partir de la carac-
teristicas de drenaje cual se emplea el dispositivo. También se puede tener esta ecuación (3.1) de la siguiente forma:
r VGS = V GSOf f
(3.2)
1−
!
ID IDSS
3.4.1. Analisis (grá co) de la ecuación de Shockley.
Se puede obtener la curva de
transferencia a partir de la ecuación de Shockley o a partir de las caracteristicas de salida. En la gura 3.8 aparecen dos grá cas, con la escala vertical en miliamperes en cada una. Una de ellas es la grá ca
V DS .
ID
contre
V GS , en tanto que en la otra es ID
contra
Con las características de drenaje de la derecha del eje Y, se puede trazar una
línea horizontal de la región de saturación de la curva denotadaV GS El nivel de corriente resultante para ambas curvas es la curva
V GS = 0
ID
IDSS .
=0
V al eje
ID .
El punto de intersección en
contraV GS será como se muestra, puesto que el eje vertical, se de ne como
V.
3.4.2. Resistencia y capacitancia de entrada.
Un JFET opera con su unión compuerta-
fuente porlarizada en inversa. Por lo tanto, la resistencia de entrada en la compuerta es muy alta. Esta resistencia de entrada elevada es una ventaja de los JFET sobre el transistor bipolar (recordar que el BJT opera con la unión base-emisor polarizada en directa). Las hojas de datos de los JFET especi can frecuentemente la resistencia de entrada dando un valor para la
corriente inversa de compuerta I GSS es un cierto voltaje
compuerta-fuente. Entonces, la resistencia de entrada puede determinarse usando la siguiente ecuación: 12
Transistores FET
Facultad de Ingeniería UC
RIN
(3.3) La capacitancia de entrada
C iss
VGS = IGSS
de un JFET es considerablemente mas grande que la
de un transistor bipolar, pues el JFET opera con la unión pn polarizada en inversa. Recordar que una unión pn polarizada en inversa funciona como un capacitor, cuya capacitancia depende de la cantidad del voltaje inverso.
3.4.3. Resistencia drenaje-fuente.
Como se pudo ver en la curva del drenaje, arriba
de la región de estrangulamiento, la corriente del drenaje es relativamente constante dentro de un rango de voltajes drenaje-fuente. Por consiguiente, un cambio grande en
V DS
produce sólo un cambio muy pequeño en
ID.
La razon de estos cambios es la
resistencia de drenaje-fuente del dispositivo (r ds ):
rds =
(3.4)
∆VDS ∆ID
En las hojas de datos especi can frecuentemente a este parámetro como una conductancia de salida
g os
o como admitancia de salida
y os .
Los valores típicos para
rds
son
del orden de varios millares de ohms.
4.
Transistor de efecto de campo de óxido metálico (MOSFET)
El MOSFET es la segunda categoría del transistor de efecto de campo. Di ere del JFET en que no tiene estructura de unión pn; en vez de ello, la compuerta del MOSFET está
aislada
del canal mediante una capa de bióxido de silicio
(SiO2 ).
Entre ellos, se
pueden distinguir dos grandes grupos: MOSFET de MOSFET de Los terminos
deplexión o de empobrecimiento acumulación o de enriquecimiento
enriquecimiento y empobrecimiento 5.
de nen su modo de operación.
MOSFET tipo empobrecimiento
En la presente parte, se verá que las características de este modelo son bastante similares a las de un JFET entre las condiciones de corte y saturación con
IDSS
y
adicionalmente tiene las tiene las características que se extienden hasta la regipon de polaridad opuesta de
V GS .
Ellos a su vez se subdividen en: MOSFET de deplexión de canal p MOSFET de deplexión de canal n 13
Transistores FET
Figura 5.1.
5.1.
Facultad de Ingeniería UC
MOSFET tipo empobrecimiento de canal n
Estructura de fabricación del MOSFET tipo empobrecimiento.
trucción básica del MOSFET tipo empobrecimiento de
canal n
de puede apreciar en la
gura 5.1. Se forma una placa de material tipo p a partir de base de como
La cons-
silicio
y se conoce
sustrato. Es la base sobre la cual se construye el dispositivo. En algunos casos, el
sustrato se conecta internamente a la terminal de fuente. Sin embargo, muchos dispositivos individuales cuentan con una terminal adicional etiquetada SS, lo que produce un dispositivo de 4 terminales como se muestra en la gura MOSFET tipo empobrecimiento de canal n. La fuente y el drenaje estan conectados mediante contactos metalicos a regiones tipo n dopadas vinculadas a un canal n como se muestra en la imagen 5.1. También la compuerta esta conectada a una super cie de contacto metálica aunque permanece aislada del canal n por una capa de bioxido de silicio (SiO2 ) muy delgada.
SiO2 sea una capa aislante es que no hay una conexión electrica entre la terminal de compuerta y el canal de un MOSFET. Ademas la capa aislante de SiO2 en la construcción de un MOSFET es la responsable de la muy deseable alta impedancia de entrada del dispositivo. La razón de que la capa de
Por lo general, la resistencia de entrada de un MOSFET es mucho mayor que la de un JFET típico, aun cuando la impedancia de entrada de la mayoría de los JFET es su cientemente alta en la mayoría de las aplicaciones. A causa de la alta impedancia de entrada, en esencia la corriente de compuerta (IG ) es de 0 A para con guraciones polarizadas en cd. En el caso de un MOSFET tipo empobrecimiento canal p es exactamente a la inversa de la que aparece en la gura 5.1. Es decir, ahora el sustrato es tipo n y el canal es tipo p como se muestra a continuación en la gura 5.2 14
Transistores FET
Facultad de Ingeniería UC
Figura 5.2.
5.2.
MOSFET de empobrecimiento canal p
Simbolo circuital del MOSFET tipo empobrecimiento.
En la gura 5.3
se puede apreciar el simbolo circuital del MOSFET de deplexión de canal n. Se proporcionan dos simbolos para re ejar el hecho de que en algunos casos el sustrato esta disponible de manera externa, en tanto que otros no. En la gura 5.4 se muestra el simbolo circuital del MOSFET de deplexión de canal p.
Figura 5.3.
Simbolo circuital para el MOSFET tipo empobrecimiento
canal n
Figura 5.4.
Simbolo circuital para el MOSFET tipo empobrecimiento
canal p 15
Transistores FET
Facultad de Ingeniería UC
Figura 5.5.
Polarización del MOSFET de deplexión
Para el funcionamiento más habitual, los transistores MOSFET tipo empobrecimiento se polarizan tal y como aparece en la Figura 5.5. Los transistores MOSFET de deplexión de canal n se polarizan aplicando una tensión positiva entre drenador y fuente (V DS ) y una tensión entre puerta y fuente (V GS ) que puede ser negativa o positiva, según se verá al analizar el funcionamiento del dispositivo. De esta forma, la corriente circulará en el sentido de drenaje a fuente. En el caso del MOSFET de acumulación de canal p, la tensión tensión
V GS
V DS
a aplicar debe ser negativa y la
positiva o negativa, de esta forma la corriente uirá en el sentido de la
fuente hacia el drenaje.
Figura 5.6.
5.3.
Funcionamiento del MOSFET de deplexión canal n
Principio de funcionamiento del MOSFET de empobrecimiento.
este caso, si se aplica una tensión
V GS
En
> 0 (ver gura 5.6), se atraerán más electrones
hacia la zona de la puerta y se repelerán más huecos de dicha zona, por lo que el canal se ensanchará. Si por el contrario damos valores
V GS
< 0 el efecto será el contrario,
disminuyéndose la anchura del canal (Figura 5.7). En de nitiva, se vuelve a tener de nuevo un efecto de modulación de la anchura de un canal en función de una tensión 16
Transistores FET aplicada
V GS .
Facultad de Ingeniería UC
Sin embargo, si se sigue disminuyendo el valor de
V GS
podrá llegar
un momento en que el canal desaparezca por completo, esto sucederá cuando
V GSOf f . V DS tendríamos
disminuya por debajo de un valor
En cuanto al efecto de la tensión
V GS
exactamente lo mismo que en los
dos casos analizados anteriormente.
Figura 5.7.
Reducción de los portadores libres en un canal debido a un
potencial negativo en la terminal de compuerta.
6.
MOSFET de acumulación
Ellos a su vez se subdividen en: MOSFET de acumulación de canal p MOSFET de acumulación de canal n
6.1.
Estructura de fabricación del MOSFET de acumulación.
Como se pue-
de ver en la Figura 6.1 en la que aparece representada la estructura básica para un MOSFET de canal n, se parte de una zona de material semiconductor tipo p de silicio y de nuevo se conoce como sustrato. Como con el MOSFET tipo empobrecimiento, el sustrato en ocasiones se conecta internamente a la terminal fuente La fuente y el drenador se conectan de nuevo mediante contactos metálicos a regiones tipo n dopadas, pero observe que en la gura no existe un canal entre las dos regiones tipo
n
dopadas.
Esta es la principal diferencia entre la construcción de los MOSFET tipo empobrecimiento y los tipo enriquecimiento:
del dispositivo.
La capa de
SiO2
la ausencia de un canal como componente construido
sigue presente para aislar la plataforma metálica de
la compuerta de la región entre el drenador y la fuente pero, ahora, simplemente está separada de una sección del material tipo p. 17
Transistores FET
Figura 6.2.
Facultad de Ingeniería UC
Símbolos de (a) y (b) MOSFET tipo enriquecimiento de
canal n y (c) y (d) MOSFET tipo enriquecimiento de canal p
Figura 6.1.
6.2.
MOSFET tipo enriquecimiento de canal n
Símbolo circuital del MOSFET tipo enriquecimiento.
Los símbolos grá-
cos de los MOSFET tipo enriquecimiento de canales n y p se dan en la gura 6.2 La linea punteada entre el drenador (D) y la fuente (S) se selecciona para re ejar el hecho de que no existe un canal entre los dos en condiciones sin polarizacion, la cual es la única diferencia entre los símbolos para los MOSFET tipo enriquecimiento y tipo empobrecimiento. Para el funcionamiento más habitual, los MOSFET de acumulación deben polarizarce de la siguiente manera: (Figura 6.3). Los transistores MOSFET de acumulación de canal n se polarizan aplicando una tensión positiva entre drenador y fuente (V DS ) y una tensión positiva entre puerta y fuente (V GS ). De esta forma, la corriente circulará 18
Transistores FET
Facultad de Ingeniería UC
Figura 6.4.
Efecto de
V GS
; a)
V GS = 0V
b)
V GS >0V.
en el sentido de drenador a fuente. En el caso del MOSFET de acumulación de canal p la tensión
V DS
a aplicar debe ser negativa y la tensión
V GS
negativa, de esta forma la
corriente uirá en el sentido de la fuente hacia el drenaje.
Figura 6.3.
6.3.
Polarización del MOSFET de acumulación
Principio de funcionamiento del MOSFET de enriquecimiento.
6.3.1. In uencia de V GS .
En primer lugar, si aplicamos una tensiónV GS
gura 6.4.a) aunque se aplique una tensión
V DS
= 0V ,
(Fi-
no circulará corriente alguna por el
dispositivo, ya que la unión de drenaje está polarizada en inversa. Sin embargo, cuando
V GS
>0V aparece un campo eléctrico que lleva a los electrones
hacia la zona de la puerta y aleja de dicha zona a los huecos, no pudiéndose establecer una corriente por estar la puerta aislada. Para valores pequeños de esta tensión
V GS
aplicada se creará una zona de carga de espacio (sin portadores), sin embargo, si se sigue aumentando el valor de esta tensión, la acumulación de electrones se hará lo su cientemente importante como para decir que tenemos una zona n, es decir, se formará un canal de tipo n que unirá los terminales de drenador y fuente (Figura 6.4.b). 19
Transistores FET
Facultad de Ingeniería UC
Figura 6.5.
Efecto
De esta forma, cuanto mayor sea la tensión
V GS
V GS aplicada mayor será la anchura del
canal formado, es decir, de nuevo se tiene un efecto de modulación de anchura del canal con la tensión
V GS .
Por otra parte, se puede apreciar que en este dispositivo se produce un efecto de variación de una carga almacenada con una tensión aplicada. Este es precisamente el efecto que se produce en un condensador. De esta forma, se puede ver que, de alguna manera, este dispositivo puede comportarse como un condensador. Si se observa la gura 6.5, se pueude apreciar que el voltaje
V GS
modúla el ancho
del canal, pero no basta con que esa tensión sea solo positiva sino que deberá superar un determinado nivel de tensión
6.3.2. In uencia del voltaje V DS .
Si una vez que se ha formado el canal, se aplica una
tensión positiva, por el canal circulará una corriente
ID
en el sentido del drenador hacia
la fuente. Si ahora se presta atención en la relación de tensiones ser
V DS
> 0 se tiene que
V GD
<
V GS
V DS = VGS − VGD ,
al
, por lo tanto la anchura del canal será menor
del lado del drenador. (Figura 6.6)
Figura 6.6.
Efecto de la tensiónV DS . El canal se estrecha más en la
zona del drenador. De nuevo el comportamiento es el mismo que se ha visto anteriormente para el JFET. Para valores de tensión
V DS
pequeños, el estrechamiento del canal no será importante, 20
Transistores FET
Figura 6.7.
Facultad de Ingeniería UC
Característica
ID
-
V DS
para una valor de
V GS
constante.
por lo que la relación entre la tensión aplicada y la corriente que circula será lineal tal y como establece la Ley de Ohm. A medida que el valor de
V DS
aumente, el estre-
chamiento comenzará a ser importante, variando la resistencia que presenta el canal y perdiendo la linealidad de la característica. Hasta que la tensión
V DS
alcance el valor
V DSsat , momento en el cual el canal se habrá cerrado por completo. A partir de este V DS , por encima de este valor V DSsat , la corriente I D se mantiene constante. (Figura 6.7) Para niveles de V GS > VT , la corriente de drenaje está relacionada con el voltaje de de
instante, si seguimos aumentando la tensión
la compuerta a la fuente aplicado por la siguiente relacion no lineal:
(6.1)
ID = k (VGS − VT )2
Sabiendo ademas que (6.2)
VDSsat = VGS − VT 21
Transistores FET
Facultad de Ingeniería UC
El término no lineal al cuadrado es el que produce la relación no lineal (curva) nentre
ID
y
V GS .
El término k es una constante que es una función de la construción del
dispositivo. El valor de k se determina a partir de la siguiente ecuación (proveniente de la ecuacón 3.1), donde
ID(encendido)
y
VG(encencdido). son
los valores de cada uno en un
punto particular de las características del dispositivo:
k=
(6.3)
7.
7.1.
En el JFET.
ID(encendido) (VG(encencdido). − VT
Regiones de operación
Región de tríodo: Es también conocida como zona óhmica; En esta
región el JFET se comporta como una resistencia lineal cuyo valor se controla mediante el voltaje entre compuerta y fuente valores muy pequeños de para valores de
V DS
V DS
V GS .
Esta resistencia solamente será lineal para
en DC o con señales de muy baja frecuencia. Se da
inferiores al de saturación, es decir, cuando
V DS ≤ V GS − V GSof f .
(Figura 7.1)
Figura 7.1. La relación
I D − VDS
Curva característica
V DS
contra
ID
en la región de tríodo es parabólica, y se describe mediante la
siguiente ecuación:
" 2 # VGS VDS VDS I D = IDSS 2 1 − − V P (−VP ) VP
(7.1)
En donde
VP
e
IDSS
son parámetros del JFET cuyos valores por lo general aparecen
en las características técnicas del dispositivo. Para los JFET de canal n número negativo. Ya que
V GS
VP
es un
es siempre negativo, la unión entre compuerta y canal se
mantiene siempre con polarización inversa. Esto da como resultado que la corriente de la compuerta tienda a cero. La resistencia lineal equivalente del JFET viene dada por la expresión (Figura 7.2): 22
Transistores FET
Figura 7.2.
Facultad de Ingeniería UC
Para
tencia variable con
V DS V GS
<
V DSsat
(7.2)
rDS
el JFET se comporta como una resis-
2IDSS = −VP
−1 VGS 1− VP
Para operar dentro de la región de tríodo, el voltaje de drenaje a compuerta debe ser menor que:
V DG < −VP
(7.3)
Región de estricción:
Esta región comprende estados denominados saturación (Ocurre
cuando el voltaje drenaje-surtidos es menor al voltaje drena-surtidos de saturación) y ruptura (Ocurre cuando la tensión inversa es mayor a la tensión de ruptura que nos ofrece el fabricante, generando así que el dispositivo quede inoperativo); En la región de estricción, las características de
I D − VDS
son (idealmente) líneas rectas horizontales
cuyos máximos se determinan mediante el valor de
V GS .
Se deduce que en estricción, el JFET opera como una fuente de corriente constante con el valor de la corriente controlada mediante
V GS , esto ocurre debido al achicamiento
de la región por la cual circula la corriente debido al aumento del campo eléctrico dentro del transistor, originado por el incremento de la diferencia de potencial entre los puertos de drenaje y compuerta; además esta fuente de corriente constante presenta idealmente una resistencia in nita. También, la impedancia de entrada a esta fuente controlada (observando entre las terminales de control G y S) es idealmente in nita. La relación de control se obtiene aproximadamente por la ley cuadrática (Ver ecuación 3.1). 23
Transistores FET
Facultad de Ingeniería UC
Figura 7.3. valores de
Zona de ruptura. Las líneas correspondientes a los distintos
V GS
se cruzan
La región de estricción es útil para aplicaciones que comprendan el uso del JFET como un ampli cador. Por esta razón a la región de estricción se le llama también la región activa. Para operar dentro de la región de estricción, el voltaje de drenaje a compuerta debe ser mayor que
−V P : V DG > −VP
(7.4) Curvas características
Figura 7.4.
7.2.
Características ideales de un JFET de canal n.
En transistor MOSFET:.
7.2.1. MOSFET de acumulación: Región Óhmica 24
Transistores FET
Figura 7.5.
Facultad de Ingeniería UC
Características ideales de un MOSFET de acumulación ca-
nal n
Figura 7.6.
Para
V DS < V DSSAT V GS
el MOSFET se comporta como una
resistencia variable con
Se da para valores de
V T,
V DS ,
inferiores al de saturación, es decir, cuando
V DS ≤V GS -
Para estos valores de tensión el canal se va estrechando de la parte del drenador,
principalmente, hasta llegar al estrangulamiento completo para
V DSSAT .
En esta zona
el transistor se comporta aproximadamente como una resistencia variable controlada por la tensión de puerta, sobre todo para valores pequeños de que nos aproximamos al valor de
V DSSAT ,
y para cada valor de
V DS , ya que a medida V GS se va perdiendo la
linealidad debido al estrechamiento del canal que se aproxima al cierre. 25
Transistores FET
Figura 7.7.
Facultad de Ingeniería UC
Para
V DS
>
V DSSAT
el MOSFET se comporta como una
fuente de corriente controlada con la tensión
V GS .
Región de saturación:
V DS de V DS
V DSSAT .
Esta zona se da para valores
>
Ahora la corriente
riante frente a los cambios
y sólo depende de la tensión
ID
V GS
permanece invaaplicada. En esta
zona el transistor se comporta como una fuente de corriente controlada por la tensión de puerta
V GS .
La relación entre la tensión
V GS
aplicada y la corriente
ID
que circula
por el canal en esta zona viene dada por la ecuación 6.1
7.2.2. MOSFET de deplexion.
Posee los mismos estados y condiciones de funciona-
miento que el MOSFET de acumulación, su curva característica es la siguiente:
Figura 7.8.
Características ideales de un MOSFET de deplexión canal n 26
Transistores FET
Facultad de Ingeniería UC
En cualquier caso el funcionamiento del transistor debe estar siempre dentro de la zona marcada por las características propias del transistor. Es decir no se deben superar los límites de
I DM AX
, ni de
V DSSAT
Figura 7.9. 8.
ni por supuesto la curva de la potencia máxima.
Límites de funcionamiento
Modelo hibrido de pequeña señal a frecuencias intermedias del FET
Las frecuencias intermedias son conjunto de frecuencias de la señal de entrada cuya longitud de onda es mucho más pequeña que las dimensiones del circuito sin tener en cuenta las componentes de continua. Cuando una señal varía en el tiempo de forma tal que sus componentes son de frecuencias intermedias, se dice que es una señal alterna. El modelo de pequeña señal a frecuencias intermedias del FET viene dada por una red de dos puertas, el cual viene representado por modelos híbridos
Figura 8.1.
Modelo de pequeña señal a frecuencias intermedias del FET
Se puede observar que la corriente de puerta es cero, y de salida viene dada por:
(8.1)
ID = gd vDS + gm vGS
Donde gm es la transconductancia y gd es la conductancia de salida 27
Transistores FET
Facultad de Ingeniería UC
9.
Aplicaciones los FETS
Los FET se utilizan como interruptores tanto en circuitos digitales como analógicos. Las características no ideales de los dispositivos tienen especial in uencia en aplicaciones como interruptor analógico y merecen un análisis especí co. Circuito generador de diente sierra:
Figura 9.1.
Circuito generador de diente de sierra
Circuito recortador o modulador: El ampli cador A es básicamente un ampli cador diferencial no inversor utilizado con dos propósitos: aislar la señal de entrada y mejorar la precisión. La señal de control (vg) es una onda cuadrada entre (-VDD) y (+VDD) que habilita o no la conducción de Q1, cuando conduce se produce el muestreo de la señal de entrada cargando al capacitor a ese valor, si está cortado el capacitor retiene su carga y mantiene la tensión de salida en el valor deseado. El circuito seguidor de salida aísla al capacitor evitando su descarga y mejorando el mantenimiento de la tensión de salida.
Figura 9.2.
Modelo de un circuito recortador o modulador 28
Transistores FET
Facultad de Ingeniería UC
Circuitos digitales: Los circuitos digitales que se realizan utilizando transistores MOS de canal N se identi can como lógica N-MOS; lo que utiliza transistores P como lógica P-MOS. Si bien originalmente fueron más usados los dispositivos de canal P, actualmente los N-MOS son preferidos, pues producen circuitos más rápidos y que ocupan menor área de silicio. Son utilizados en circuitos integrados de alta escala de integración como memorias y microprocesadores pero no resultan apropiados para circuitos de propósitos generales, en esos casos son reemplazados por circuitos de tecnología CMOS.
Figura 9.3.
Modelo de un circuito digital
Mientras vi se mantiene en 0 V (nivel bajo) el transistor Q1 no conduce y la salida permanece en un nivel alto próximo a VDD (≈VDD-VT2). Cuando vi conmuta a VDD el transistor Q1 entra en conducción y la salida conmuta a un nivel mínimo que depende de la relación entre las resistencias de conducción de Q1 y Q2 Para un buen funcionamiento ese nivel debe ser inferior a VT. La salida (vo) será una onda cuadrada de VMÍN a (VDD-VT2) desfasada ciento ochenta grados respecto a la entrada.
29
Lihat lebih banyak...
Comentarios
