Electronica Basica Transistores de efecto de campo

Universidad Tecnológica de Panamá
Facultad de Ingeniería de Sistemas Computacionales
Electrónica Básica: Transistores de efecto de campo

Profesor Jean-Fr. Duhé
Ya se han estudiado los transistores que para efectos de su control usan corrientes.

El control por corriente resulta a veces complicado y poco conveniente. Es por ello que posterior al desarrollo de los transistores BJT se desarrollaron también los transistores de efecto de campo, los cuáles son controlados por tensión en lugar de corriente.



Este tipo de transistores se llaman de "efecto de campo" debido a que la acumulación de cargas eléctricas en sus partes internas provoca la aparición de un campo eléctrico, el cuál es responsable del movimiento de electrones.

En los transistores de efecto de campo se da el flujo de electrones o de huecos a través de un canal, el cuál es controlado por voltaje en la terminal de control.

El primer tipo de transistor de efecto de campo a estudiar será el JFET:



Se da un flujo de cargas entre el drenaje y la fuente a través del canal disponible. En este caso, se tiene un JFET de canal n. También existen los JFET de canal p.

Obsérvese lo ocurrido al aplicar un voltaje entre drenaje y fuente colocando en cortocircuito los terminales de compuerta y de fuente:



Lo único que limita del flujo de corrientes entre drenaje y fuente es la resistencia del canal n. La corriente es la misma para el drenaje y la fuente.

A medida que nos vamos acercando a la parte superior del transistor, la región de empobrecimiento va haciéndose más grande y se da un estrangulamiento del canal n.



Si se sigue aumentando el nivel de tensión entre compuerta y fuente, se llegará a un punto en que el canal n se volverá extremadamente estrecho, pero fluirá una corriente de alta densidad. En este punto, ya no importa si se aplica o no más voltaje entre drenaje y fuente, ya se llegó al límite de corriente que fluirá en el canal.








Ahora apliquemos un nivel de tensión negativa entre compuerta y fuente:



La aplicación de voltaje negativo distorsiona la región de agotamiento como se muestra en la figura. Lo que esto provoca es que se alcance el nivel de saturación para un valor de voltaje entre dreno y fuente inferior al que se hubiera necesitado en ausencia de este voltaje negativo.


La aplicación de VGS= - VP producirá una corriente nula para cualquier valor de voltaje entre dreno y fuente. Cuando aplicamos un voltaje entre compuerta y fuente inferior a este voltaje umbral, decimos que el JFET ha entrado a la región de CORTE.



Los símbolos para los JFET de canal n y de canal p:


Región de saturación:

Se puede definir una ecuación de Shockley para establecer la relación entre la corriente de drenaje-fuente con el voltaje de compuerta-fuente en la región de saturación:

ID= IDSS(1-VGSVP)2

ID= IDSSVP2(VGS-Vp)2

ID= β(VGS-Vp)2




Región de triodo:

Como se ha observado, se requiere un mínimo de nivel de tensión entre drenaje y fuente para poder llegar a la región de saturación. En ausencia de voltaje de compuerta-fuente, este nivel era igual a -VP. Sin embargo, al aplicar voltaje entre compuerta y fuente, se vuelve más fácil llegar a la región de saturación. Por consiguiente, para llegar a la saturación:

vDS VGS-VP

Si no se cumple con el requisito de voltaje y a pesar de tener encendido el transistor se tiene un voltaje de dreno a fuente inferior al necesario para que se produzca la saturación, entonces decimos que estamos operando en la región óhmica o de TRIODO. Para esta región:

ID= β2VGS-VPvDS-vDS2

Región de corte:

En la región de corte se tiene que:

ID=0

Ejemplo:
En el siguiente circuito, determine el voltaje entre compuerta y fuente, así como la corriente del drenaje del transistor. β=4mAV2, VP=-1 V.


Iniciamos el análisis asumiendo que el transistor se encuentra en la región de SATURACIÓN. En tal caso se tiene que:

ID=4(vGS+1)2

El voltaje en la compuerta:

vG= 1.51.5+3.3*12=3.75 V

El voltaje en la fuente:

vS=3.9ID

Entonces:

vGS=3.75-3.9ID

ID=4(4.75-3.9ID)2

ID=4(22.56-37.05ID+15.21ID2)

60.84ID2-149.2ID+90.24=0

ID=1.36 , 1.08 mA

¿Cuál de estas dos posibles soluciones es la lógica y correcta?

ID=1.36 mA vGS= -1.554 V estaría en CORTE!

ID=1.08 mA vGS= -0.462 V CORRECTO

Debemos buscar el voltaje entre dreno y fuente para verificar que supere el nivel umbral necesario y así completar la verificación de la suposición de operación en saturación para el JFET.

vDS=12-3.9+3.9*ID=3.576 V 0.538 CORRECTO

El tipo de transistor de efecto de campo más utilizado es el MOSFET. Su nombre se debe a que en sus inicios, la estructura física de los mismos consistía de capas de metal-óxido-semiconductor. Habitualmente entre el metal de la compuerta y el semiconductor del cuerpo del transistor existe una delgada capa de óxido de silicio.




En este tipo de transistor, no existe un canal que conduzca las cargas libres. Si se aplica un voltaje entre la compuerta y la fuente, se tiene una carga positiva en el metal de la compuerta que atraerá los electrones hacia esa zona y se creará una "capa de inversión":



Se requiere un mínimo de voltaje VT entre compuerta y fuente para lograr que se produzca la capa de inversión y se dé la creación de un canal tipo n. La aplicación de voltaje entre compuerta y fuente es suficiente para crear un canal inducido, pero no para producir un flujo de cargas a través de él. Se aplica un pequeño voltaje entre dreno y fuente entonces:



El voltaje entre compuerta y dreno:

vGD= vGS-vDS

A medida que vamos aumentando el voltaje aplicado entre drenaje y fuente, vamos volviendo más pequeño el voltaje entre compuerta y drenaje, por lo que el canal se va volviendo más estrecho a medida que nos vamos acercando al drenaje.



Eventualmente se llega a un punto en que el canal tipo n ya no puede estrecharse más y no importa que se aplique más voltaje entre dreno y fuente, ya no se podrá aumentar la corriente que pasa en el canal. En este punto decimos que hemos llegado a SATURACIÓN.



Este tipo de MOSFET recibe el nombre de MOSFET de Enriquecimiento, ya que es necesaria la aplicación de un voltaje entre compuerta y fuente para permitir que se dé la creación de un canal físico por el que puedan fluir las cargas.

Los símbolos para los MOSFET de enriquecimiento de canal n y p son:



Región de saturación:

Para la región de saturación, se tiene que cumplir que:

vGS VT

vDS>vGS-VT



La corriente entre drenaje y fuente para esta región:

ID= k2(VGS-Vp)2

Región de triodo:

En la región de triodo se cumple que:

vGS VT

vDS0.6 V

Para efectos de la implementación de circuitos digitales, es común el uso de MOSFET de enriquecimiento. Lo que se suele hacer es que en una misma estructura física se tienen MOSFET de canal n y también de canal p:



Este tipo de circuitos integrados recibe el nombre de integrado CMOS.

Para la confección de circuitos digitales con transistores MOSFET, es común que se trabaje principalmente utilizando las regiones de corte y de triodo, ya que se busca que los transistores funcionen como interruptores.

El concepto básico de un inversor electrónico se observa a continuación:



Cuando se introduzca un "0" lógico a la entrada, se desea que el interruptor permanezca abierto, mientras que al aplicar un "1" deseamos que el transistor se cierre.


Habitualmente se trabaja con una red PU (pull-up) y otra red PD (pull down). Las redes están hechas de tipos de MOSFET complementarios: las pull-up usan PMOS, mientras que las pull-down usan NMOS.


En este circuito, al aplicar un "1" lógico, se activa el transistor 1 y se corta el transistor 2. El transistor 1 queda entonces conectado a la carga en vo y se diseña para que trabaje en la región de TRIODO. Por consiguiente, a la carga le llega un voltaje pequeño que es aproximable a un "0" lógico.

Si se aplica un "0" lógico, se enciente el transistor 2 y se apaga el 1, por lo que a la carga le llega casi que todo el voltaje de alimentación, lo que se entiende como un "1" lógico.

En términos de ecuación lógica:

vo= vi

Se pueden concebir circuitos lógicos más complejos interconectando redes de transistores NMOS y PMOS:



Las redes pull-down hacen caer los niveles de tensión a la salida Y del circuito si se les introducen "1" lógicos a sus entradas. Observemos el siguiente circuito:



Basta únicamente que uno de los dos transistores se encuentre en la región de triodo para que la salida sea un "0" lógico. En consecuencia:

Y= A+B Y=A+B
Otros ejemplos de redes de tipo pull-down son:




Observemos ahora un ejemplo de red tipo pull-up:


Basta que a la entrada de uno de los dos transistores haya un "0" lógico para que haya un voltaje alto a la salida, por lo que:

Y= A+B

Otros ejemplos de redes tipo pull-up:






Es usual el uso de una nomenclatura más corta para el dibujo de redes lógicas CMOS:





Si se desea implementar una función lógica, se deben diseñar las dos redes de transistores y conectarlas entre sí.

Ejemplo
Implemente con transistores de efecto de campo la siguiente ecuación lógica:

Y= A(B+CD)

Para la red pull-down, se tiene que:

Y=A(B+CD)

Para la red pull-up, se hace uso del álgebra de Boole:

Y= A+B+CD

Y= A+BCD

Y= A+B(C+D)

El circuito finalmente:



Ejemplo
Implemente con transistores MOSFET una compuerta XOR:

La compuerta XOR tiene la siguiente tabla de la verdad:

A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0

La ecuación lógica:

Y= AB+AB

Para la red pull-down:

Y= (AB+AB)

Y= AB* AB

Y=A+B*(A+B)

Y=AB+AB

La implementación: