Cifrador de flujo para tecnología GSM: una comparación entre hardware y software

El trabajo realizado desarrolla la implantación del algoritmo A5/1 para el cifrado de flujo de información en dispositivos de lógica programable. El propósito de la implantación del algoritmo criptográfico es su próxima integración en una plataforma desarrollada para comunicación segura con cifradores de flujo, la implementación se desarrolló para una tarjeta de la familia Spartan 6 ATLYS, fabricada por Xilinx con un dispositivo FPGA XC6SLX45 y con un empaque CSG324C. El programa fue desarrollado en lenguaje de descripción de hardware (VHDL) por módulos para cada etapa del algoritmo A5/1, por la facilidad de manejo, creando los símbolos correspondientes y generar el diagrama esquemático del algoritmo. Los resultados de la implementación son obtenidos a partir de la simulación ISim versión 13.3 de Xilinx del algoritmo, se usaron claves y tramas conocidas, como vectores prueba del sistema de cifrado. Cuando se baja el programa a la tarjeta se muestra el área que ocupa en porcentaje con respecto al número de arreglos que se pueden armar en este FPGA, esto se puede comparar con respecto al hardware y software desarrollado por Marc Briceno, Ian Goldberg y David Wagner (1998-1999) y una versión modificada del mismo desarrolladas en lenguaje C.